Investigadores demuestran chip 3D monolítico que multiplica por cuatro el rendimiento en IA
Hecho Qué ha ocurrido
Un equipo de Stanford, Carnegie Mellon, University of Pennsylvania y MIT ha presentado un prototipo de chip 3D monolítico fabricado en la foundry comercial SkyWater Technology (Minnesota). El chip apila capas ultrafinas con densas interconexiones verticales para reducir el cuello de botella de memoria (memory wall). En pruebas tempranas reportan mejoras de cuatro veces respecto a chips 2D comparables, y en simulaciones proyectan hasta doce veces de mejora en cargas de IA derivadas de LLaMA, junto con promesas de reducir el producto energía-retardo en un factor de 100 a 1.000 en el largo plazo.
Resumen generado mediante IA a partir de WWWhat's new. Naturaleza de la información: hecho documentado.
Análisis Por qué importa
La arquitectura 3D monolítica aborda un problema crítico en IA: los modelos grandes pasan más tiempo esperando datos que calculando. Si se valida a escala, podría acelerar inferencia, reducir costes energéticos en centros de datos y permitir modelos más capaces con menor hardware, impactando directamente en la viabilidad económica de grandes despliegues.
- Quién se ve afectado
- Proveedores de infraestructura de IA (fabricantes de chips, data centers), empresas que despliegan modelos grandes (chatbots, generadores de imagen) y proveedores de servicios en nube.
- Qué puede cambiar
- Si la tecnología escala desde prototipo a producción, el diseño de aceleradores para IA podría evolucionar de arquitecturas 2D planas hacia estructuras 3D integradas, cambiando cómo se optimizan memoria y cómputo. Esto reduciría la latencia de inferencia y los costes de operación de centros de datos especializados en IA.
Análisis generado a partir de la información disponible; no procede de la fuente.
Predicción Qué observar a continuación
Vigilar la transición de este prototipo a producción en volumen y las mejoras reales en chips comerciales. Observar si otras foundries adoptan fabricación 3D monolítica, cómo evolucionan los costes de fabricación y si los gains teóricos se cumplen en sistemas reales. También señales sobre capacidad de diseño de herramientas EDA (Electronic Design Automation) para 3D y talento disponible.
Recomendación Qué debería hacer una empresa
Proveedores de infraestructura y empresas con roadmaps de centros de datos a largo plazo deberían monitorear este avance en los próximos 12-18 meses e iniciar conversaciones con fabricantes sobre disponibilidad de chips 3D; el impacto en TCO de inferencia podría ser material.
Recomendación generada por IA con la evidencia disponible; no es asesoramiento profesional.
Enviar esta noticia por correo
Enviado. Revisa que llegue a la bandeja de entrada de quien lo reciba.
La dirección no parece válida.
Has enviado varios correos seguidos. Espera un rato.
No se ha podido comprobar que no eres un robot. Vuelve a intentarlo.
No se ha podido enviar. Inténtalo de nuevo en unos minutos.
Fuente original: WWWhat's new. La referencia es siempre el artículo original.
Ver fuente original ↗chips3D monolíticoLLMarquitectura de memoria Stanford UniversityCarnegie MellonUniversity of PennsylvaniaMITSkyWater Technology arquitectura 3D centros de datos chips para IA infraestructura memory wall
Relacionadas
OpenAI detalla cómo usó sus propios modelos de IA para diseñar el chip Jalapeño en 20 meses
OpenAI presentó Jalapeño, su primer chip acelerador de IA, con 13,4 petaflops en 4 bits y 232 GB de memoria a 15,4 TB/s, y afirma reducir la latencia hasta…
Por qué importaMuestra un caso concreto de cómo los LLMs pueden acelerar drásticamente el diseño de hardware complejo, comprimiendo ciclos que tradicionalmente…
OpenAI diseñó su chip de IA Jalapeño con ayuda de sus propios modelos en solo 20 meses
OpenAI anunció el chip Jalapeño, desarrollado con Broadcom y fabricado por TSMC, que alcanza 13,4 petaflops en 4 bits, 232 GB de memoria HBM y 15,4 TB/s de…
Por qué importaMuestra un caso concreto y verificable de cómo la IA multiplica la productividad de equipos técnicos de élite en ingeniería de hardware, y acelera la…
Investigadores de UCSD desarrollan RRAM en bloque para reducir el cuello de botella de memoria en IA
Investigadores de la Universidad de California, San Diego, presentaron en diciembre en la IEEE International Electron Device Meeting un nuevo tipo de memoria…
Por qué importaEl "muro de memoria" es un problema crítico en IA: los modelos actuales pierden tiempo y energía transportando datos entre procesador y memoria. Una…
Gigabyte presenta ecosistema de IA local para escritorio con sistemas AI TOP y memoria DDR5-7200
Gigabyte anunció en el CES 2026 una estrategia integral de hardware para ejecutar inteligencia artificial en equipos locales sin depender de servidores en la…
Por qué importaEsta propuesta redefine cómo las empresas pueden desplegar IA privada, con baja latencia y control total del dato, sin depender de terceros. Para…
Tu opinión
Te hemos enviado un correo para confirmar tu dirección. El comentario se procesará cuando pulses el enlace.
Gracias. Tu comentario se publicará cuando lo revise el equipo (los primeros comentarios de cada persona se moderan).
Comentario publicado. Gracias por participar.
No se puede comentar aquí.
Indica un nombre (de 2 a 60 caracteres).
El correo no parece válido.
El comentario debe tener entre 10 y 2.000 caracteres.
Demasiados enlaces en el comentario.
No se ha podido comprobar que no eres un robot. Vuelve a intentarlo.
Has alcanzado el límite diario de comentarios.
Demasiados comentarios seguidos. Espera un rato.
No se ha podido enviar el correo de confirmación. Inténtalo de nuevo en unos minutos.